MANUFACTURE OF SEMICONDUCTOR DEVICE

Publication number: JP61030059
Publication date: 1986-02-12

Inventor: VASIM

YASUMOTO MASAAKI; HAYAMA HIROSHI;

ENOMOTO TADAYOSHI

Applicant: NIPPON ELECTRIC CO

Classification:

- International: H01L25/00; H01L21/18; H01L21/768; H01L21/822;

H01L23/522; H01L27/00; H01L25/00; H01L21/02; H01L21/70; H01L23/52; H01L27/00; (IPC1-7):

H01L21/88; H01L25/04

- European: H01L21/18B2; H01L21/822B

Application number: JP19840150598 19840720 Priority number(s): JP19840150598 19840720

EP0168815 (A2)

Also published as:

EP0168815 (A2)
US4612083 (A1)
EP0168815 (A3)

EP0168815 (B1)

Report a data error here

Abstract of JP61030059

PURPOSE:To shorten a product-manufacturing term, by a method in which each two of circuit substrates having active layers, insulating layers and metal bumps are combined with the bumps contacted respectively, and then the resulted combinations are stacked, in a case where the circuit substrates having different functions are stacked to make a multi-layer IC. CONSTITUTION:An active layer 102 having an AI metal wiring is formed over a substrate 101 such as an insulator. An SiO2 film 103 is coated thereon and is bored with a required number of openings using photo etching. After metal bumps 104 contacting with the layer 102 are buried therein, insulating adhesive 105 such as polyimide resin is coated thereon thickly and is polished to expose the surfaces of the bumps 104. Thus a first circuit substrate 150 is provided which is buried with the adhesive 150 between the bumps 104 and has a planar surface. Next, a second circuit substrate 151 formed in the same way is combined with the first substrate 150 with the bumps 104 and 104' contacted, and the two substrates are heated to be integrated. Such integrated combinations are stacked by a desired number according to the request to make multi-functional.

Data supplied from the esp@cenet database - Worldwide

⑲ 日本国特許庁(JP)

⑩特許出願公開

® 公開特許公報(A)

. 昭61 - 30059

@Int, CI,4

H 01 L 27/00 21/88 28/04

識別配号

庁内整理番号

❸公開 昭和61年(1986)2月12日

8122-5F 6708-5F

7638-5F

審査請求 未請求 発明の数 1 (全5頁)

❷発明の名称 半導体装置の製造方法

> 创特 願 昭59-150598

1989 百 昭59(1984)7月20日

⑦発 明 者 安 本 砂発 明 者 Ш 砂発 眀 者

昭 浩 忠 儀 東京都港区芝5丁目33番1号 東京都港区芝5丁目33番1号 東京都港区芝5丁目33番1号

日本電気株式会社内 日本電気株式会社内 日本電気株式会社内

東京都港区芝5丁目33番1号

日本電気株式会社 94® 理 弁理士 内原

本

発明の名称

创出

賏

特許請求の範囲

表面に絶録層が設けられた半導体装置を半導体 基板上に形成し、前配絶縁層の一部分を貫通する 金属パンプを形成して得られる半導体回路基板を 2枚準備し、一方あるいは両方の半導体回路基板 の表面に酸金銭パンプを十分に獲い、しかも表面 が反ぼ平担になる膜厚の絶縁性樹脂接着剤層を回 転塗布し、しかる後、前配金属パンプの表面が現 われるまで、該絶級性樹脂接着剤層を一様にエッ チングし、次にこれら2枚の半導体回路基板表面 を互い対向させた状態で、両半導体回路基板上の 金属パンプが互いに一致するようにして両半導体 回路基板を接触させ、該絶縁性樹脂接着剤脂を加 熱・乾燥させることにより、両半導体回路基根を 接着させ、しかも眩金属パンプ同志を覚気的に接 続させることを特徴とする半導体装置の製造方法。

発明の詳細な説明

〔産業上の利用分野〕

本発明は、半導体集積回路に係り、更に詳しく は、機能が異なる半導体集積回路基板を積層して 得られる多層半導体集積回路の製造方法に関する。 〔従来技術とその問題点〕

多層半導体集積回路は、トランジスタ,ダイオ 一ド、抵抗、容量等の機能累子と各機能累子間を 接続する金属配線等が平面上に集積化された能動 層を複数層積層した構造を持ち、単一能勤層から なる現在良く知られた二次元半導体集積回路に比 べて、集積回路の集積密度の向上や、多機能化が 期待できる。多暦半導体集積回路の製造方法とし て現在知られているものは、(1)第1の能動層上に 形成された絶殺膜上に、レーザピーム,電子ピー ム,あるいはストリップヒータ等を用いてナニー ルし再結晶化させたポリシリコン層(SOI構造) を形成し、(2)とのポリシリコン層上に第2の能動 層を形成し、以下、これらの工程を繰り返すこと により多層化する方法である(S. Kawamura,

The spirits of the sp

IEDM Tachnical Digests, PP.364,1983)。
しかしこの方法には、能動層を順に形成するため、
製造期間が長くなる。歩留りの低下が激しい、等
の短所がある。更には、各能動層の表面を平担に
する技術,既に形成されている下層の能動層の素
子特性を劣化させずに新しく積層する能動層を作
製する低温プロセス技術、あるいは大面積のSOI 構造を形成する技術、等新たに開発を必要とする 新技術が多い。

(本発明の目的)

本発明は、従来の多層半導体集積回路の製造方法の欠点を飲去できる多層半導体集積回路の製造 方法を提供することを目的とする。

[発明の構成]

本発明に依れば、表面に絶録層が形成された半 導体装置を半導体基板上に形成し、前記絶録層の 一部分を貫通する金属パンプを形成して得られる 半導体回路基板を2枚準備し、一方あるいは両方 の半導体回路基板の表面に設金属パンプを十分に 優い、しかも表面が低度平担になる腹厚の絶録性 樹脂接着剤層を回転塗布し、しかる後、前配金属パンプの表面が現われるまで、該絶録性樹脂接着剤層を一様にエッチングし、次にこれら2枚の半導体回路基板表面を互い対向させた状態で、両半導体回路基板上の金属パンプが互いに一致するようにして両半導体回路基板を接触させ、該絶級性樹脂接着剤層を加熱,乾燥させることにより、両半導体回路基板を接着させ、しかも該金属パンプである電気的に接続させることを特徴とする半導体装置の製造方法が得られる。

〔実施例〕

以下、図面を用いて本発明の実施例を詳細に説明する。第1図(a)~(f)は本発明を用いた多層半導体集積回路の製造方法の流れである。第1図(a)は、シリコン・ガリウム砒素等の半導体や二酸化シリコン・サファイア等の絶縁体からなる基板101上に、機能案子、およびこれらを互いに接続するアルミニウム等の金属配線からなる能動層102と、102を保護する二酸化シリコン等の絶縁層103を形成した半導体図路基板1を示したもので

ある。この半導体国路基板1は、通常の二次元集 被国路を製造するプロセス、例えばNMOSプロセス、PMOSプロセス、CMOSプロセス、パイポー ラプロセス、等により作製される。

次に第1図(b)に示すように、1上の103の一部に開口部を設け、この開口部に金等の金属バンプ104を形成する。第1図(b)を形成する方法として、写真喰組法を用いてバターン化されたフォトレジストをマスクとし、ファ酸等の薬品を用いて二酸化シリコン等の103を開口した後、真空蒸粉等により103の膜厚より厚い、金等の金属膜を形成し、最後にフォトレジストを除去(リフトオッフ法と言う)し、金属バンブ104を形成する方法等がある。尚、104は能動層102と機能的に接続されている。

この後、第1図(c)に示すように、絶縁層103、 および104上に、104を完全に覆い、しかも役 面が殆ど平担化される膜厚のボリイミド系樹脂等 の絶縁性樹脂接着剤をスピン造布する。例えば、 金属パンプの高さを能動層102の表面から測って 1.5 Amとし、ポリイミド系樹脂の膜厚が 2.5 Am 程度になるように、スピン速度やスピン時間を選ぶと、塗布後の表面はほぼ平担になる。次に酸素プラズマ中等で絶縁性樹脂接着剤層を表面から一様に金属パンプ 104 の表面が現われるまでエッチングする。

この結果、第1図(d)に示されているように、金属パンプ104が露出し、それ以外の部分が平担な 絶像性樹脂接着剤層105でかかわれた半導体回路 基板1が得られる。以上の工程を経た半導体回路 基板を2枚準備し、一方の表面を上向きに、他方 の表面を下向きにし、これらの半導体回路を板に 設けられた金属パンプの位置が互いに一致するように自合せを行なう〔第1図(e)〕。以下の説明では、下の半導体回路基板を第1の回路基板150。 上の半導体回路基板を第2の回路基板151と称 する。図面番号は、150が第1図(d)の番号を、 151が第1図(d)の番号にダッショがついたものを 使用する。

目合せ方法の1例として、縮少投影器光機等に

特開昭61-30059(3)

用いられているオフ・アクシス法がある。目合せ 装置内に2か所の目合せ場所を設ける。それぞれ の目合せ場所にはチップあるいはウェハーを固定 するステージと目合せ基準マークが設けられてい る。2か所の目合せ基準マークの距離はあらかじ め決められている。まず、180 , 151をそれぞ れのステーツに固定した後、ステージを徴動させ、 それぞれの目合せ基準マークと一致させる。次に、 一方、例えば 150 が固定されているステージを目 合せ哲準マーク間の距離だけ移動させ、150が 151の直下へ来るようにする。この結果、150 と151はステージを移動させる機械的な精度内で 目合せされる。

保った状態で、150と151を接触,加熱し、 105,105 を乾燥させるととにより、105と 105 を接着させ、第1図灯に示されている多層 半導体集費回路が実現できる。との時、金属パン ブ104,104 も接触し、150と151は、104, 104 を介して電気的に接続される。105,105

最後に、150と151の平面方向の相対位置を

205'は、金銭配線、207,207'かよび金銅パ ンプ209,209を介して接続され、目的とする 国路を形成することができる。

第2図は、2層半導体集積回路について示され ているが、上下層に、それぞれ、従来方式を用い て作製されたk層,k/層半導体集積回路を用いれ ば、(k+k')層の多層集積固路も実現できる。 あるいは、第2回において、上層の絶縁膜202′ を貫通する垂直配線をあらかじめ設けておき、本 発明を用いて上下層を積層した後、上層の基板 201′を除去し、再び本発明を用いて、第3の回路 芸板を機層する工程を繰り返せば 3 層以上の多層 半導体集積回路も実現できる。3層積層した場合 の一例を第3図に示す。301は、第1の回路基板 で第2図の250に相等する。302は第2の回路 基板で第2図の251から基板201 を除去したも のに相等する。301,302を構成する案子名は、 第2図のそれと等しい。新しく追加されている部 分は、絶縁膜 202′を貫通する金やアルミニウム符 からなる垂直配線304である。303は、第3の

がポリイミド系樹脂の場合。加熱する限度は250 ~400℃,時間は20~60分である。加熱時に 150と151'の間にある一定の圧力を加えれば、 104と104 は互いに拡散潜接され、104.104 間の電気抵抗が非常に小さくなる他、150と 151'の接着力も強化される。

第2図は、本発明の製造方法を用いて作製され た2層半導体集積回路の一例である。201は第 1の回路基板(以下下層と称する)250のシリ コン等の基板,202は二酸化シリコン等の絶録膜, 220は、ソース,ドレイン 203, 205.チャネ ル204, ゲート206 が801 構造上に作製され た下層の薄膜トランジスタである。207は下層 の金銭配額,208は、下層の絶縁層である。また、 209は、下層の金属パンプ,210は下層の絶縁 性樹脂接着剤屑である。尚、第2の回路基板(以 下、上層と称する)251の9ち、下備と同一業子 は、下層の素子番号にダッシュが付けられている。 第2図に示されているように、上下層の専膜トラ ンジスタ, 220, 220 のソース, ドレイン205,

四路基板である。311は基板 ,305 は、絶縁歴 . 306は薄膜トランジスタ,307は、金属配線。 308は、絶級階,309は、金属パンプ,310 は、第3の回路落板上に形成された絶縁性樹脂接 潜剤層である。306は、307,309,209′を 介して信気的に、207'と接続されるから、第1 , 第2,第3の回路蓋板は、機能的に接続される。

第1図の説明では、絶縁性樹脂接着剤層を第1 および第2の回路基板に形成する場合について説 明したが、一方の図銘基板にのみ形成する場合で あってもかまわない。また、第2図,第3図にお いて、各層の回路基板としてSOI構造を示した が、これに限るものでない。全く異なる基板、た とえばシリコン基板とSOS基板、シリコン基板と ガリウム砒素基板でもかまわない。あるいは、全 く異なる機能、例えば、CMOS集積回路とイメー ジセンサ,信号処理用集積回路と発光,受光繁子 との組み合わせ等でもよい。また、第1の回路基 板と第2の回路基板のサイズが異なってもかまわ ない。例えば、ウェハースケール集積回路上に複

特開昭61- 30059(4)

数個の小さなチップを積層する場合も考えられる。 [発明の効果]


図面の簡単な説明

第1図(4)~(1)は本発明による多層半導体集積回


代際人 弁理士 内 原








才 1 図



: 才2图

サ3図



The production of the fig.